Fiziksel öncül
Bitler sadece sayı değil; zamanlamaya bağlı güvenilir sinyal anlamına gelir. Elektriğin dili ve mantık kapıları, “neden 0/1?” sorusunu somutlaştırır.
Katman 0 · derinlik modeli
Burada amaç “daha çok dil öğrenmek” değil; tarayıcı ve yüksek seviyeli soyutlamaların altında dönen ortak gerçekliği görmek: voltaj ve saat darbesi ile başlayan zincir, nasıl olup da adreslenmiş bellek ve kesintilerle yürütülebilir bir model haline geliyor. Aşağıdaki üç sütun, bu katmanda zihninde kuracağın iskeleti özetler.
Bitler sadece sayı değil; zamanlamaya bağlı güvenilir sinyal anlamına gelir. Elektriğin dili ve mantık kapıları, “neden 0/1?” sorusunu somutlaştırır.
CPU, komutları sırayla ve öngörülebilir biçimde işler; opcode ile register arasındaki ilişki, yazılımda gördüğün “fonksiyon çağrısı” metaforunun toprağıdır.
Adres, stack/heap ve endianness; verinin nerede ve nasıl durduğu konusunda sessiz anlaşmalar. Katman 1’deki referans tipleri ve bellek tartışmaları buraya dayanır.
Aşağıdaki etkileşimli makine hattı diyagramı, aynı sekiz konuyu tek bir veri yolu etrafında toplar: soldan fizik ve ikilik, sağdan yürütme ve bellek düzeni. Her düğüme tıklayarak ilgili derse geçebilirsin.
Makine hattı
Ortadaki şerit, komut ve verinin işlemciyle buluştuğu soyut ISA düzlemini temsil eder. Çizgiler, her konunun bu hatta nerede oturduğunu gösterir; mobilde çizgiler gizlenir, sıra korunur.
Soyutlama merdiveni
Katman 0’da yaptığın şey, “kod yazmak”tan önce güvenilir bir zihinsel simülasyon kurmak: her satır için “bu işlemcide ve bellekte gerçekte ne olur?” diye sorabilmek. Tablo, bu bakışı dört mesafeye böler; sağdaki köprü kartları ise aynı disiplini Katman 1’de JavaScript sözdizimine taşıman için hazırlanmış giriş kapılarıdır.
| Mesafe | Ne görürsün? | Katman 0’da netleştirdiğin şey | Üst katmana taşıyan soru |
|---|---|---|---|
| Fiziksel | Sinyal, saat, güç/ısı kısıtları | Bitin “anlamı”nın zamanlamaya bağlı olduğunu; mantık kapılarının boolean cebirini oluşturduğunu. | “Bu karar donanımda nerede tüketilir?” |
| Mikro mimari | Register dosyası, ALU, kontrol ünitesi | Opcode akışının register’lar üzerinden nasıl deterministik ilerlediğini. | “Aynı işi daha az bellek hareketiyle yapabilir miyim?” |
| Bellek modeli | Adres uzayı, stack/heap, hizalama | Endianness ve adreslemenin veri yarışlarına ve hatalara nasıl zemin hazırladığını. | “Bu yapı bellekte nerede yaşar, kim serbest bırakır?” |
| Olaylar | IRQ, öncelik, bağlam değişimi | Kesintinin yürütmeyi nasıl güvenli biçimde böldüğünü; “tek iş parçacığı” illüzyonunun altını. | “Bu asenkron davranış CPU’da neye denk gelir?” |
Üst katman girişi
Aşağıdaki dört giriş, Katman 0’daki modeli JavaScript sözdizimi ile konuşturman için seçildi. Her biri farklı bir “taşıma ekseni”ne denk gelir.